Pat

J-GLOBAL ID：200903056486780194

半導体集積回路装置の製造方法および装置

Inventor： 村松 俊昭 ,  吉野 英昭
Applicant, Patent owner： 株式会社日立製作所 ,  株式会社日立マイコンシステム
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1991179224
Publication number (International publication number)：1993029309
Application date： Jul. 19, 1991
Publication date： Feb. 05, 1993
Summary：

【要約】【目的】 MIOS形メモリセルを構成する極薄酸化膜の形成処理前後に成長する自然酸化膜を除去する。【構成】 MIOS形メモリセルを有する半導体集積回路装置を製造する際に、MIOS形メモリセルの極薄酸化膜を形成する処理工程(103)の直前にH2 アニール処理を施す工程(102)と、極薄酸化膜上にSi3 N4 膜を形成する処理工程(105)の直前にH2 アニール処理を施す工程(104)とを介在させた。

Claim (excerpt)：

半導体基板上に形成された極薄酸化膜と、その極薄酸化膜上に形成された所定の絶縁膜とからなる情報記憶用絶縁膜上に制御電極を配置してなるMIOS形メモリセルを有する半導体集積回路装置の製造方法であって、前記極薄酸化膜の形成処理の直前に水素アニール処理を施す工程と、前記所定の絶縁膜の形成処理の直前に水素アニール処理を施す工程とを有することを特徴とする半導体集積回路装置の製造方法。

IPC (5)：

H01L 21/316 ,  H01L 21/302 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (2)：

H01L 27/10 434 ,  H01L 29/78 371