絶縁ゲート型半導体装置

Inventor：
Applicant, Patent owner：
Agent (1)：諸田英二
Gazette classification：公開公報
Application number (International application number)：1992194917
Publication number (International publication number)：1994021468
Application date： Jun. 29, 1992
Publication date： Jan. 28, 1994
Summary：

【要約】【目的】半導体基板の表面層に形成されたN+ ソース領域の表面から縦方向に該領域およびPベース領域を貫通しNドレイン領域内に止まる溝を掘り、溝の側壁に沿ってチャネルを形成する従来のトレンチ型縦型MOSFETは、ベース領域とソース領域の横方向の拡散差で基板主面に沿ったチャネルを形成する二重拡散型縦型MOSFETに比較して高集積性を有するが、ドレイン耐圧が劣るという課題がある。【構成】従来のトレンチ型縦型MOSFETは、ゲート電極を埋めこんだ溝を高電位のNドレイン領域内に終端させたため溝の底部に電界が集中し耐圧を劣化させたが、本発明では、溝を低電位のPベース領域内に終端するようにし、溝の底部と直下のNドレイン領域とをつなぐN領域を設ける構造とし課題を解決した。

Claim (excerpt)：

半導体基板に形成される一導電型の第1半導体領域と、第1半導体領域に連接すると共に前記基板の一方の主表面に露出する反対導電型の第2半導体領域と、第2半導体領域の前記主表面から選択的に拡散形成される一導電型の第3半導体領域と、第3半導体領域の表面から前記基板の厚さ方向に向かって掘られ第3半導体領域を貫き第2半導体領域内で止まる溝と、絶縁膜を介して前記溝の内面に対向して埋め込まれたゲート電極と、前記溝の底部から直下の第1半導体領域につながる一導電型の第4半導体領域とを具備することを特徴とする絶縁ゲート型半導体装置。

FI (2)：

H01L 29/78 321 V , H01L 29/78 321 H

Patent cited by the Patent：

Cited by examiner (5)

特開平2-086171
特開昭59-193064
特開昭55-121679

Show all

Return to Previous Page