Pat

J-GLOBAL ID：200903056511533776

時分割並列運転式昇圧チョッパ-回路

Inventor： 佐々木 直 ,  服部 健治
Applicant, Patent owner： 日本電池株式会社
Gazette classification：公開公報
Application number (International application number)：1995286481
Publication number (International publication number)：1997103071
Application date： Oct. 06, 1995
Publication date： Apr. 15, 1997
Summary：

【要約】【課題】 昇圧チョッパー回路の出力を拡大する時にスイッチング素子に流れるピーク電流の最大値を抑制して、熱損失を抑制し、かつ入力電解コンデンサおよび出力電解コンデンサのリプル電流の増加を抑制して、全体として小形高出力化を図る。【解決手段】 1つの入力電解コンデンサに2組のチョークコイル、スイッチング素子、整流ダイオードのブロックを接続し、出力側は1つの出力電解コンデンサとする。さらに、昇圧制御回路にフリップフロップ出力となる二信号出力をもつものを用い、二信号出力を2組のスイッチング素子にそれぞれ接続して、一方のスイッチング素子がONしているときに、他方のスイッチング素子をOFFさせ、つぎに他方のスイッチング素子がONしているときに、一方のスイッチング素子をOFFさせるサイクルを続けるように2組を並列運転する、時分割並列運転式昇圧チョッパー回路。

Claim (excerpt)：

入力電解コンデンサと、QおよびQ′の二出力を有する昇圧制御回路と、Q側チョークコイルと、Q′側チョークコイルと、Q側スイッチング素子と、Q′側スイッチング素子と、Q側整流ダイオードと、Q′側整流ダイオードと、出力電解コンデンサと、出力電圧分圧抵抗器とからなり、Qの信号出力とQ′の信号出力はフリップフロップ動作を行ない、時系列上重なり合わないことを特徴とする、時分割並列運転式昇圧チョッパー回路。

IPC (2)：

H02M 3/155 ,  G05F 1/10 302

FI (3)：

H02M 3/155 W ,  H02M 3/155 F ,  G05F 1/10 302 D