Pat

J-GLOBAL ID：200903056515145398

制御装置エミュレーション方式及び制御装置エミュレーション方法及び制御装置エミュレーション方法を計算機に実現させるためのプログラムを記憶した計算機読取可能な記録媒体

Inventor： 片山 吉章
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 溝井 章司 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999130707
Publication number (International publication number)：2000322289
Application date： May. 12, 1999
Publication date： Nov. 24, 2000
Summary：

【要約】【課題】 制御装置のエミュレーションをデバッグ対象のプログラムまたはOSを変更することなく実現し、効率的なデバッグを可能にする。【解決手段】 初期化制御部3によって初期化処理が実施された後に、アドレス変換部5は、制御装置93のアドレスを記憶するI/Oアドレス記憶部1へ記憶されたアドレスを、データの読み書きを行うI/Oメモリ20のアドレスへ変換する。次に、メイン制御部は、アドレス変換部5により制御装置93を示すアドレスからI/Oメモリ20のアドレスへ変換されたアドレスを読み込み、読み込んだI/Oメモリ20のアドレスへのアクセスを制御するすることにより、制御装置93の代わりに、I/Oメモリ20へアクセスする制御装置のエミュレーションを実現する。

Claim (excerpt)：

デバイスの制御を行う制御装置と、上記制御装置のアドレスを記憶するI/O(Input/Output)アドレス記憶部と、データの読み書きを行うI/O(Input/Output)メモリと、上記I/Oアドレス記憶部に記憶されたアドレスを上記I/Oメモリのアドレスへ変換するアドレス変換部と、上記アドレス変換部により変換された上記I/Oアドレス記憶部に記憶されたアドレスを読み込み、読み込んだI/Oメモリのアドレスへのアクセスを制御する入出力制御部とを備えたことを特徴とする制御装置エミュレーション方式。

IPC (2)：

G06F 11/28 340 ,  G06F 13/00 301

FI (2)：

G06F 11/28 340 C ,  G06F 13/00 301 T

F-Term (10)：

5B042GA35 ,  5B042HH06 ,  5B042HH07 ,  5B083AA01 ,  5B083AA05 ,  5B083BB03 ,  5B083CD00 ,  5B083DD14 ,  5B083EE06 ,  5B083GG08