Pat
J-GLOBAL ID：200903056667739331

半導体装置の製造方法

Inventor：
茶谷 雅夫

About 茶谷 雅夫


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 尾身 祐助
Gazette classification：公開公報
Application number (International application number)：1995254474
Publication number (International publication number)：1997074136
Application date： Sep. 07, 1995
Publication date： Mar. 18, 1997
Summary：
【要約】【目的】 膜厚のパターン依存性のない平坦な層間絶縁膜を形成しうるようにする。【構成】 SiO2 膜1上に、低反射率の膜としてSi窒化膜2を形成しその上にAl配線3を形成する。CVDSiO2 膜4、5を形成し、その上にポジ型フォトレジスト膜6を形成する。全面露光を行い反射率の違いを利用してAl配線3上のレジストのみを感光させ、現像する〔(a)図〕。等方性エッチングによりSiO2 をエッチングしてAl配線3上及びその周囲のSiO2 膜4、5を除去する〔(b)図〕。ポジ型フォトレジスト膜6を除去し〔(c)図〕、その上にCVDSiO2 膜8を成長させる〔(d)図〕。
Claim (excerpt)：
(1)半導体基板上に下層層間絶縁膜を形成する工程と、(2)前記下層層間絶縁膜上に金属配線を形成する工程と、(3)前記下層層間絶縁膜上および前記金属配線上に、前記金属配線の膜厚と同程度もしくはそれより幾分厚い膜厚の第1の上層層間絶縁膜を形成する工程と、(4)前記第1の上層層間絶縁膜上にポジ型フォトレジスト膜を形成する工程と、(5)前記フォトレジスト膜を、該フォトレジスト膜が反射率の低い前記下層層間絶縁膜上では感光せず反射率の高い前記金属配線上でのみ感光するドーズ量で全面露光する工程と、(6)現像を行って前記ポジ型フォトレジスト膜の感光した前記金属配線上の部分を除去する工程と、(7)残された前記フォトトレジスト膜をマスクとして等方性エッチングを行い、前記金属配線上およびその周りの前記第1の上層層間絶縁膜をエッチング除去する工程と、(8)前記金属配線上および前記第1の上層層間絶縁膜上に第2の上層層間絶縁膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (4)：
H01L 21/768 ,  H01L 21/3065 ,  H01L 21/304 321 ,  H01L 21/3205
FI (5)：
H01L 21/90 A ,  H01L 21/304 321 S ,  H01L 21/302 L ,  H01L 21/88 K ,  H01L 21/90 P
Patent cited by the Patent：
Cited by examiner (4)
  • 半導体装置の製造方法
    Gazette classification：公開公報   Application number：特願平5-296458   Applicant：日本電気株式会社
  • 特開昭53-056981
  • 特開平3-211720
Show all

Return to Previous Page

TOP

BOTTOM