Pat

J-GLOBAL ID：200903056692929056

半導体集積回路および携帯用電子機器

Inventor： 嵯峨 良平 ,  徳永 紀一 ,  叶田 玲彦
Applicant, Patent owner： 株式会社日立製作所 ,  日立東部セミコンダクタ株式会社
Agent (1)： 大日方 富雄
Gazette classification：公開公報
Application number (International application number)：2001077575
Publication number (International publication number)：2002281743
Application date： Mar. 19, 2001
Publication date： Sep. 27, 2002
Summary：

【要約】【課題】 従来の一般的な同期整流型スイッチングレギュレータにあっては、負荷が比較的重いときは電力損失が少なくて済むが、負荷が軽くなると電力損失が多くなるという問題点があった。【解決手段】 相補的にオン、オフ制御されてインダクタンスに電流を流す一対のスイッチ素子(SW1,SW2)を有する同期整流型スイッチングレギュレータにおいて、電圧入力端子側のスイッチ(SW1)に流れる逆方向電流を検出する逆流検出回路(22)を設け、逆流を検出したときは基準電位側のスイッチ(SW2)をオフさせるようにした。

Claim (excerpt)：

電圧入力端子と基準電位端子との間に直列に接続された第1のスイッチ素子および第2のスイッチ素子を相補的にオン、オフ制御して、前記第1および第2のスイッチ素子の中間接続ノードと出力端子との間に接続されるインダクタンス素子に対して電流を流して前記電圧入力端子に印加されている電圧を降圧した電圧を出力させるための半導体集積回路であって、前記第1および第2のスイッチ素子のオン、オフ制御パルスを生成するパルス生成回路と、該パルス生成回路におけるパルスの生成に必要なクロック信号を生成するクロック生成回路と、前記中間接続ノードから前記電圧入力端子に向かって流れる電流を検出するための検出回路を含み、該検出回路が上記電流を検出した場合には、少なくとも次に上記第2のスイッチ素子がオンされるべき期間に該第2のスイッチ素子をオンさせないようにするスイッチング制御回路とを備えたことを特徴とする半導体集積回路。

IPC (2)：

H02M 3/155 ,  G01R 19/165

FI (3)：

H02M 3/155 H ,  H02M 3/155 S ,  G01R 19/165 A

F-Term (30)：

2G035AA11 ,  2G035AA20 ,  2G035AB06 ,  2G035AB07 ,  2G035AC02 ,  2G035AC12 ,  2G035AC13 ,  2G035AC16 ,  2G035AD03 ,  2G035AD10 ,  2G035AD18 ,  2G035AD23 ,  2G035AD25 ,  2G035AD27 ,  2G035AD47 ,  2G035AD51 ,  2G035AD54 ,  2G035AD56 ,  5H730AA14 ,  5H730BB13 ,  5H730BB57 ,  5H730DD04 ,  5H730DD26 ,  5H730EE13 ,  5H730FD01 ,  5H730FD21 ,  5H730FD51 ,  5H730FF01 ,  5H730FF02 ,  5H730FG05