Pat

J-GLOBAL ID：200903056720067707

半導体装置及びその製造方法

Inventor： 大塚 正也 ,  南條 健 ,  川島 伊久衞
Applicant, Patent owner： 株式会社リコー
Agent (1)： 野口 繁雄
Gazette classification：公開公報
Application number (International application number)：1997017352
Publication number (International publication number)：1998200110
Application date： Jan. 13, 1997
Publication date： Jul. 31, 1998
Summary：

【要約】【課題】 高速で動作させることができ、デザインルールも縮小でき、しきい値電圧を下げることもできる。【解決手段】 P型シリコン基板2に形成されたウエルは、高濃度P型不純物層のソース/ドレイン9の接合周辺部とゲート電極3直下の基板表面部とに低濃度N型不純物層6を有し、ゲート電極下部でゲート電極直下の基板表面部の低濃度N型不純物層6とソース/ドレイン接合周辺部の低濃度N型不純物層6とに囲まれた領域及びその他のウエル領域が高濃度N型拡散層1となっている。

Claim (excerpt)：

半導体基板の第1導電型ウエル内に第2導電型ソース/ドレインを有するMOS半導体装置において、前記ウエルは、ソース/ドレインの接合周辺部とゲート電極直下の基板表面部とに第1導電型の低濃度領域を有し、かつゲート電極下部でゲート電極直下の基板表面部の第1導電型の低濃度領域とソース/ドレイン接合周辺部の第1導電型の低濃度領域とに囲まれた領域及びその他のウエル領域が第1導電型の高濃度拡散領域となっていることを特徴とするMOS半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 21/336

FI (2)：

H01L 29/78 301 S ,  H01L 29/78 301 L

Patent cited by the Patent：

Cited by applicant (3)

• 特開平4-350970
  
• 特開昭61-292963
  
• 特開昭58-124269
  

Cited by examiner (2)

• 特開平4-350970
  
• 特開昭61-292963