Pat

J-GLOBAL ID：200903056751353996

半導体装置およびその製造方法

Inventor： 岡崎 洋暉
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998313407
Publication number (International publication number)：2000138373
Application date： Nov. 04, 1998
Publication date： May. 16, 2000
Summary：

【要約】【課題】本発明は、ゲート電極に高融点金属膜を用いたMOSトランジスタにおいて、ゲート電極が高抵抗化するのを防止でき、しかも、製造工程を簡素化できるようにすることを最も主要な特徴とする。【解決手段】たとえば、ゲート酸化膜12上に高融点金属膜13’を成膜する際に、所定の期間、スパッタリングガス中に酸素を添加して、該高融点金属膜13’の最下層面および最上層面に、それぞれ、酸素を0.5〜3原子%程度含む酸素含有層13a,13bを、2〜50nm程度の膜厚で形成する。そして、この高融点金属膜13’を、マスク用絶縁膜21を用いて加工する。こうして、ゲート酸化膜12に接する最下層面には酸素含有層13aを、また、マスク用絶縁膜21と接する最上層面には酸素含有層13bをそれぞれに有して、ゲート電極13を形成するようになっている。

Claim (excerpt)：

高融点金属層の、シリコンを含む第1の含有層と接する面に、酸素または窒素を0.5〜3原子%程度含んだ第2の含有層を設けたことを特徴とする半導体装置。

IPC (5)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/285 301 ,  H01L 21/285 ,  H01L 21/3205

FI (5)：

H01L 29/78 301 G ,  H01L 21/28 301 R ,  H01L 21/285 301 S ,  H01L 21/285 301 R ,  H01L 21/88 M

F-Term (37)：

4M104AA01 ,  4M104BB01 ,  4M104BB16 ,  4M104BB39 ,  4M104CC01 ,  4M104CC05 ,  4M104DD37 ,  4M104DD42 ,  4M104DD71 ,  4M104EE05 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH16 ,  5F033HH20 ,  5F033LL03 ,  5F033PP16 ,  5F033QQ08 ,  5F033QQ28 ,  5F033RR04 ,  5F033RR06 ,  5F033SS11 ,  5F033VV06 ,  5F033WW00 ,  5F033WW02 ,  5F033XX00 ,  5F033XX09 ,  5F033XX10 ,  5F033XX14 ,  5F033XX20 ,  5F033XX33 ,  5F040DA00 ,  5F040EC01 ,  5F040EC07 ,  5F040EC08 ,  5F040EC12