Pat
J-GLOBAL ID：200903056802902418
クロック同期型半導体記憶装置およびそのアクセス方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
三好 秀和 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993053547
Publication number (International publication number)：1994096579
Application date： Mar. 15, 1993
Publication date： Apr. 08, 1994
Summary：
【要約】 (修正有)【目的】 正確にアドレス設定を行なえるクロック同期型半導体装置およびそのアクセス方法を提供する。【構成】 メモリセル群と、外部から連続して供給される基本クロック信号のサイクル数を実質的にカウントする計数部と、基本クロック信号以外の外部から供給される少なくとも1種類以上の制御信号を入力し、該制御信号のレベルが所定レベルの状態になり、かつ基本クロック信号に同期してメモリセル群に対するデータ出力のための開始アドレス設定を行なう制御部と、制御部により設定されるアドレスに対するデータ出力動作を実行するデータ入出力部とを有し、データ入出力部によるメモリセル群に対するデータ出力は、制御部により開始アドレスが設定された後から計数部により基本クロック信号を所定数カウントした後で開始されることを特徴とするクロック同期型半導体記憶装置。
Claim (excerpt)：
外部から連続して供給されるクロック信号に同期してデータアクセスを行なうクロック同期型半導体記憶装置において、前記半導体記憶装置に対するデータアクセスのための開始アドレスの設定は、該半導体記憶装置に供給される前記クロック信号以外の少なくとも1種類以上からなる制御信号のレベルが所定レベルに保持される前記クロック信号のサイクルにより設定され、該設定された開始アドレスからのデータの出力は、該開始アドレスが設定された後から数えて該クロック信号の特定番目のサイクルから開始されることを特徴とするクロック同期型半導体記憶装置のアクセス方法。
IPC (2)：
FI (2)：
G11C 11/34 362 C
, G11C 11/34 301 D
