Pat

J-GLOBAL ID：200903056853977170

FIFOメモリシステム

Inventor： 渡部 謙 ,  平畑 健児 ,  澤田 素直 ,  佐藤 博
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1994011474
Publication number (International publication number)：1995221797
Application date： Feb. 03, 1994
Publication date： Aug. 18, 1995
Summary：

【要約】【目的】高い頻度で1つのチャネルからデータを発生する情報発生源を持つ情報処理システムと、低い頻度で複数チャネルからデータを発生する情報発生源を持つ情報処理システムと、どちらに使用しても設定を変えるだけで最適なメモリ使用効率を得られるFIFOメモリ制御方式を提供すること。【構成】データ書込み用ライトアドレス、および、データ読出し用リードアドレスとして、データ数のカウンタ値とデータ発生源のチャネル番号とを組合せることで、仮想的にチャネル毎に分割したFIFOを構成する。【効果】データの発生頻度やチャネル数に応じてFIFOの分割数を変更することでメモリ資源を有効に活用するFIFOを構成できる。

Claim (excerpt)：

データとその属性番号を組とした情報を、属性番号毎に分類して書き込み/読み出しを行うFIFOメモリシステムにおいて、任意のアドレスに対して書き込み/読み出しができるメモリ装置を有し、書き込み時には、該メモリ装置の書き込みアドレスとして、該情報の属性番号と、該属性番号を持つ該データを何個該メモリ装置に書き込んだかを数えるカウンタの値とを組合せたものをアドレスとして与え、書き込みデータとしては該情報のデータを与え、また、読み出し時には、該メモリ装置の読み出しアドレスとして、該メモリ装置から読み出そうとしている該情報の属性番号と、該属性番号を持つ該データを何個該メモリ装置から読み出したかを数えるカウンタの値とを組合せたものをアドレスとして与え、読み出しデータを得ることを特徴とするFIFOメモリシステム。

IPC (3)：

H04L 12/66 ,  G06F 5/06 ,  H04L 13/08