Pat
J-GLOBAL ID：200903056889835975
圧電/電歪膜型素子
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
石田 喜樹
Gazette classification：公開公報
Application number (International application number)：1993163945
Publication number (International publication number)：1994350155
Application date： Jun. 08, 1993
Publication date： Dec. 22, 1994
Summary：
【要約】【目的】同一基板面上に設けられた複数の圧電/電歪作動部間の干渉や基板剛性の大きさによる素子特性の劣化を防止することができる素子の提供。【構成】各凹部(5) の底部外表面周囲の所定の厚肉部(8a)表面から、前記凹部底部の肉厚より深い適宜長さの少なくとも1本以上の溝(6) を、前記凹部の内壁面(8b)に沿って、かつ、その内壁面から適宜間隔を隔ててそれぞれ形成したことを特徴とする圧電/電歪膜型素子(1) 。
Claim (excerpt)：
所定の大きさの窓部を少なくとも1つ以上形成したセラミック基板の少なくとも一方の面に平板状のセラミック基板を積層することにより同一面上に所定の大きさの凹部を少なくとも1つ以上形成したセラミック基板の前記各凹部の底部外表面上に、もしくは同一基板面上に所定の大きさの凹部を少なくとも1つ以上形成したセラミック基板の前記各凹部の底部外表面上に、もしくはそのセラミック基板の凹部開口面側に閉塞基板を積層したセラミック基板の各凹部の底部外表面上に、電極膜及び圧電/電歪膜から成る圧電/電歪作動部を焼成一体化し、もしくは電極膜及び圧電/電歪膜をそれぞれ順次焼成一体化しながら積層して設けた圧電/電歪膜型素子において、前記各凹部の底部外表面周囲の所定の厚肉部表面から、前記凹部底部の肉厚より深い適宜長さの少なくとも1本以上の溝を、前記凹部の内壁面に沿って、かつ、その内壁面から適宜間隔を隔ててそれぞれ形成したことを特徴とする圧電/電歪膜型素子。
IPC (2)：
Return to Previous Page
