Pat

J-GLOBAL ID：200903056911735564

リソグラフィ・マスクを利用して半導体デバイスを形成する方法およびマスク

Inventor： ウィリアム・ヨセフ・ダウクシャー ,  パウィッター・ジェイ・エス・マンガット ,  ロイ・アレン・ヒューストン
Applicant, Patent owner： モトローラ・インコーポレイテッド
Agent (1)： 大貫 進介 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999213119
Publication number (International publication number)：2000058449
Application date： Jul. 28, 1999
Publication date： Feb. 25, 2000
Summary：

【要約】【課題】 基板内の開口部の上にあるメンブレン層204を有するリソグラフィ・マスクを利用して、半導体デバイスをパターニングする方法を提供する。【解決手段】 メンブレン層は散乱層208を支持し、またその厚さを介して、すなわち、基板に直角な方向に沿って、シリコン含有量が異なる。一実施例では、シリコン含有量は、基板から外側に向かって、直角方向に沿って増加する。マスクは改善された耐久性を有し、メンブレン層におけるピンホール欠陥の発生を低減する。

Claim (excerpt)：

SCALPELにより半導体デバイスをパターニングする方法であって:半導体デバイス上でレジストを形成する段階;前記半導体デバイス上に形成された前記レジスト上に、マスクを介して電子ビームを投影する段階であって、前記マスクは:(i)主面および前記主面に対置する第2面と、前記第2面を介して基板内に延在する開口部とを有する基板,(ii)厚さを有し、前記主面上に延在するメンブレン層であって、前記メンブレン層は、前記基板の前記開口部の上にある窓部分を含み、前記メンブレン層は、前記基板に直角な方向に沿ってシリコン含有量が異なる、メンブレン層および(iii)少なくとも前記メンブレン層の前記窓部分に沿って、前記メンブレン層の上にあるパターン化散乱層、によって構成される、段階;前記レジストを現像する段階;および前記半導体デバイスをパターニングする段階;によって構成されることを特徴とする方法。

IPC (2)：

H01L 21/027 ,  G03F 1/16

FI (2)：

H01L 21/30 541 S ,  G03F 1/16 B