Pat

J-GLOBAL ID：200903056940138893

差動増幅回路

Inventor： 山本 剛
Applicant, Patent owner： 株式会社東芝
Agent (1)： 須山 佐一
Gazette classification：公開公報
Application number (International application number)：1996222064
Publication number (International publication number)：1998065461
Application date： Aug. 23, 1996
Publication date： Mar. 06, 1998
Summary：

【要約】【課題】 原理的には2次歪みを発生させることがなく、低電圧化にも適すとともに、高周波特性にも優れたMOS差動増幅器の基本となる差動増幅回路を提供する。【解決手段】 NMOSトランジスタM1,M2のゲート端子間に入力する差動信号の直流電圧を変化させることにより、入力からNMOSトランジスタM1とNMOSトランジスタM2のドレイン端子間の差電流までのトランスコンダクタンスを変化させることができる。これによりトランスコンダクタンスを制御できる。

Claim (excerpt)：

ソース端子がそれぞれ第1の定電圧端子に接続された第1および第2の電界効果型トランジスタで構成する差動増幅回路において、前記第1および第2の電界効果型トランジスタのゲート端子には、直流電圧が等しく交流電圧が互いに逆相の関係にある差動信号を入力し、前記第1および第2の電界効果型トランジスタのドレイン端子間の差電流を出力としてなることを特徴とする差動増幅回路。