Pat
J-GLOBAL ID：200903056991711210
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1991207736
Publication number (International publication number)：1993047726
Application date： Aug. 20, 1991
Publication date： Feb. 26, 1993
Summary：
【要約】【目的】 SOI基板を用いた半導体装置の製造方法に関し、SOI構造のMOSFETの高速化を図るためにSOI層の厚さを薄くした際にも、下地絶縁膜及び下地絶縁膜とSOI層界面へのホットキャリア電荷の蓄積が回避され、チャネル電流の経時的減少が防止されて、長期高信頼化が図れるSOI基板の提供を目的とする。【構成】 絶縁物上の薄膜状半導体基体にMIS型半導体素子を形成する半導体装置の製造方法において、該薄膜状半導体基体となる半導体基板上に第1の絶縁膜を形成する工程、該第1の絶縁膜中に弗素のイオン注入を行う工程、該半導体基板を、該弗素のイオン注入がなされている該第1の絶縁膜を介して支持基板上に貼着する工程、該半導体基板を非貼着面側から所定の厚さまで研摩して該薄膜状半導体基体を形成する工程を含むように構成する。
Claim (excerpt)：
絶縁物上の薄膜状半導体基体にMIS型半導体素子を形成する半導体装置の製造方法において、該薄膜状半導体基体となる半導体基板上に第1の絶縁膜を形成する工程、該第1の絶縁膜中に弗素のイオン注入を行う工程、該半導体基板を、該弗素のイオン注入がなされている該第1の絶縁膜を介して支持基板上に貼着する工程、該半導体基板を非貼着面側から所定の厚さまで研摩して該薄膜状半導体基体を形成する工程を含むことを特徴とする半導体装置の製造方法。
IPC (4)：
H01L 21/304 341
, H01L 21/02
, H01L 27/12
, H01L 29/784
