Pat

J-GLOBAL ID：200903057029976136

半導体チップの実装方法

Inventor： 日野 裕久 ,  福井 太郎 ,  北村 賢次
Applicant, Patent owner： 松下電工株式会社
Agent (1)： 安藤 淳二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997327382
Publication number (International publication number)：1999163048
Application date： Nov. 28, 1997
Publication date： Jun. 18, 1999
Summary：

【要約】【課題】 半導体チップ12と基板10の間の隙間に封止材料14を充填して実装する半導体チップ12の実装方法であって、半導体チップ12と基板10の間に残留する気泡30が少ない実装が可能な実装方法を提供する。【解決手段】 表面に電極11を有する基板10の、半導体チップ12を実装しようとする部分に、液状の封止材料14を供給した後、減圧槽20に投入し、次いで、減圧槽20内を減圧に保った状態で、封止材料14を供給した部分に、表面にバンプ13を有する半導体チップ12を重ねて電極11とバンプ13を接続する。次いでその接続した状態を保ちながら減圧槽20内の雰囲気の圧力を解放して気泡30を微少化した後、その接続した状態を保ちながら封止材料14を固化する。

Claim (excerpt)：

表面に電極を有する基板の、半導体チップを実装しようとする部分に、液状の封止材料を供給した後、減圧雰囲気下で、封止材料を供給した部分に、表面にバンプを有する半導体チップを重ねて上記電極と上記バンプを接続し、次いでその接続した状態を保ちながら雰囲気の圧力を解放した後、その接続した状態を保ちながら封止材料を固化することを特徴とする半導体チップの実装方法。

IPC (4)：

H01L 21/60 311 ,  H01L 21/56 ,  H01L 23/29 ,  H01L 23/31

FI (3)：

H01L 21/60 311 S ,  H01L 21/56 E ,  H01L 23/30 R