Pat

J-GLOBAL ID：200903057069591431

半導体装置及びその製造方法

Inventor： 吉田 浩
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1996270265
Publication number (International publication number)：1998116901
Application date： Oct. 11, 1996
Publication date： May. 06, 1998
Summary：

【要約】【課題】エレクトロマイグレーション耐性を向上し、製造工程の簡略化を可能にし、マスク合わせズレによる接続孔の抵抗増加を防ぐことができる積層配線を持つ半導体装置を提供する。【解決手段】層間絶縁膜21の上下に下側配線部32と上側カバー層38によりその状面を被覆された上側配線部36とを配し、上側カバー層38と一体に形成された垂直配線部39が層間絶縁膜21を貫通してこれらの上下配線部32、36を接続する構成とする。

Claim (excerpt)：

絶縁膜の上下に配線されている上側配線部及び下側配線部と、該絶縁膜を貫通してこれらの上下配線部を接続する垂直配線部とを具備する多層配線を有し、上記上側配線部の上面を被覆する上側カバー層を有し、該上側カバー層が上記垂直配線部と一体に形成されていることを特徴とする半導体装置。

IPC (3)：

H01L 21/768 ,  H01L 21/285 301 ,  H01L 21/3065

FI (3)：

H01L 21/90 B ,  H01L 21/285 301 R ,  H01L 21/302 M