Pat

J-GLOBAL ID：200903057141041980

ヘテロ接合FET

Inventor： 吉田 直人 ,  采女 豊
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 吉田 茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994200945
Publication number (International publication number)：1996064807
Application date： Aug. 25, 1994
Publication date： Mar. 08, 1996
Summary：

【要約】【目的】 優れた雑音特性を有するヘテロ接合FETを得る。【構成】 半絶縁性InP基板1上に、アンドープAlInAsバッファ層2、i-In yGa1- yAsチャンネル層3、n-In xGa1- xAsチャンネル層30、アンドープAlInAsショットキー形成層5を順に形成し、アンドープAlInAsショットキー形成層5上にn-InGaAsコンタクト層6とゲート電極9を形成し、n-InGaAsコンタクト層6上にソース電極7とドレイン電極8を形成する。【効果】 i-In yGa1- yAsチャンネル層3とn-In xGa1- xAsチャンネル層30の接合面付近に誘起される2次元電子ガスを介してソース電極7とドレイン電極8の間に電流が流れることにより、電子がn型不純物を高濃度に含むInGaAsチャンネル層を通過することにより発生する雑音を抑えることができる。

Claim (excerpt)：

比較的低不純物濃度のIn yGa1- yAs層と、前記In yGa1- yAs層上に形成され、少なくとも一部に比較的高不純物濃度のn型層を有するIn xGa1- xAs層と、を有するチャンネル層、を備えたヘテロ接合FET。

IPC (3)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812