Pat
J-GLOBAL ID:200903057176175661

断熱充電論理回路

Inventor:
Applicant, Patent owner:
Agent (1): 山川 政樹 (外2名)
Gazette classification:公開公報
Application number (International application number):2003038082
Publication number (International publication number):2003229754
Application date: Sep. 03, 1998
Publication date: Aug. 15, 2003
Summary:
【要約】【課題】 効率的に断熱充電論理を実現でき、また配線断面積も小さくでき、これらにより回路の低消費電力化と回路規模の縮小化を実現可能にする。【解決手段】 複数の論理素子からなる論理回路と、各論理素子のゲートに入力信号が与えられた後に論理回路に電源を供給して論理処理を行わせるとともに、論理処理が終了し論理素子のゲートに新たな入力信号が与えられる前に電源の供給を停止する電源部とを備え、CMOS論理回路と同一断面積S0 の配線を用いた上記論理回路の配線断面積からエレクトロマイグレーションの寿命により求められる配線電流の上限値をIO 、この論理回路の断熱充電論理動作時に流れる電流値をIとしたとき、断面積Sを、(I/IO)2/3×S0 ≦S≦1/10×S0として定める。
Claim (excerpt):
複数の論理素子からなる論理回路と、各論理素子のゲートに入力信号が与えられた後に前記論理回路に電源を供給して論理処理を行わせるとともに、前記論理処理が終了し前記論理素子のゲートに新たな入力信号が与えられる前に前記電源の供給を停止する電源部とを備え、前記論理回路の信号配線としてCMOS論理回路と同一断面積S0 を有する配線を用いた論理回路の前記配線断面積からエレクトロマイグレーションの寿命により求められる配線電流の上限値をIO とし、この論理回路の断熱充電論理動作時に流れる電流値をIとしたとき、前記配線断面積Sは(I/IO)2/3×S0 ≦S≦1/10×S0であることを特徴とする断熱充電論理回路。
IPC (2):
H03K 19/00 ZAB ,  H03K 17/687
FI (2):
H03K 19/00 ZAB A ,  H03K 17/687 G
F-Term (50):
5J055AX12 ,  5J055AX44 ,  5J055BX17 ,  5J055CX07 ,  5J055CX27 ,  5J055DX22 ,  5J055DX54 ,  5J055DX56 ,  5J055DX64 ,  5J055DX83 ,  5J055EX02 ,  5J055EX07 ,  5J055EY05 ,  5J055EY10 ,  5J055EY21 ,  5J055EZ07 ,  5J055EZ12 ,  5J055EZ19 ,  5J055EZ25 ,  5J055EZ31 ,  5J055EZ37 ,  5J055EZ52 ,  5J055EZ56 ,  5J055FX18 ,  5J055FX19 ,  5J055FX37 ,  5J055GX01 ,  5J055GX04 ,  5J055GX05 ,  5J055GX07 ,  5J056AA00 ,  5J056AA03 ,  5J056BB17 ,  5J056BB52 ,  5J056BB55 ,  5J056CC00 ,  5J056CC03 ,  5J056CC14 ,  5J056DD13 ,  5J056DD29 ,  5J056DD51 ,  5J056DD53 ,  5J056EE06 ,  5J056EE12 ,  5J056EE14 ,  5J056FF01 ,  5J056FF10 ,  5J056GG14 ,  5J056KK01 ,  5J056KK02

Return to Previous Page