Pat

J-GLOBAL ID：200903057185093961

半導体集積回路

Inventor： 大鳥 浩 ,  秋葉 武定
Applicant, Patent owner： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
Agent (1)： 玉村 静世
Gazette classification：公開公報
Application number (International application number)：1998139431
Publication number (International publication number)：1999330364
Application date： May. 21, 1998
Publication date： Nov. 30, 1999
Summary：

【要約】【課題】 MOSトランジスタが微細化された半導体集積回路において、動作時の安定且つ高速化、及び待機時の低消費電力化を図るための技術を提供することにある。【解決手段】 nチャンネル型MOSトランジスタ(Q11)は制御信号に応じて上記MOSトランジスタ回路(12)に大電流を供給し、上記pチャンネル型MOSトランジスタ(Q12)は上記MOSトランジスタ回路(12)に小電流を供給する。nチャンネル型MOSトランジスタがオンされて上記MOSトランジスタ回路に大電流が供給されるときは回路の高速動作が可能とされ、nチャンネル型MOSトランジスタ(Q12)がオフされた場合には、上記MOSトランジスタ回路に供給されるのは上記pチャンネル型MOSトランジスタを介して供給される小電流のみとなり、消費電流の低減化が達成される。

Claim (excerpt)：

MOSトランジスタの組み合わせによって形成されたMOSトランジスタ回路と、上記MOSトランジスタ回路の動作用電源供給端子と高電位側電源との間に設けられた高電位側電流制御回路とを含み、上記高電位側電流制御回路は、上記MOSトランジスタ回路に小電流を供給するためのpチャンネル型MOSトランジスタと、上記pチャンネル型MOSトランジスタに並列接続され、制御信号に応じて上記MOSトランジスタ回路に大電流を供給するためのnチャンネル型MOSトランジスタとを含んで成ることを特徴とする半導体集積回路。

IPC (2)：

H01L 27/04 ,  H01L 21/822