Pat
J-GLOBAL ID：200903057208457214
配線形成方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
小池 晃 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991275066
Publication number (International publication number)：1993144951
Application date： Sep. 27, 1991
Publication date： Jun. 11, 1993
Summary：
【要約】【目的】 密着層の上にブランケットCVD法により積層されたW層(Blk-W層)をエッチバックする際に、平坦なプラグ部を形成する。【構成】 MOS-FETの製造工程において、NH3 雰囲気中でランプ・アニールを行ってSiO2 層間絶縁膜17の表面に窒化層18を形成した後、コンタクト・ホール19,20を開口し、Ti層21とTiNx 層22からなる密着層23を形成する。続くBlk-W層(図示せず。)の成膜時にはウェハが高温加熱されるが、窒化層18がSiO2層間絶縁膜17からの酸素を遮断し、Ti層21の酸化を防止する。密着層23のエッチバック時にTi酸化物の残渣が残らず、オーバーエッチング時間が短縮できるので、ローディング効果によるコンタクト・ホール19,20内部の密着層23の浸触を防止することができる。
Claim (excerpt)：
接続孔が開口された絶縁膜上に密着層を介して配線材料層を堆積させ基体を略平坦化した後、該配線材料層および該密着層を順次エッチバックして該接続孔の内部にプラグ部を形成する配線形成方法において、前記絶縁膜の少なくとも上表面に前記密着層の酸化を防止するための酸化防止層を形成することを特徴とする配線形成方法。
IPC (4)：
H01L 21/90
, H01L 21/28 301
, H01L 21/3205
, H01L 21/318
Cited by examiner (5)
Show all
Return to Previous Page
