Pat

J-GLOBAL ID：200903057237779344

薄膜トランジスタの製造方法

Inventor： 宮川 達也
Applicant, Patent owner： カシオ計算機株式会社
Agent (1)： 杉村 次郎
Gazette classification：公開公報
Application number (International application number)：1997137423
Publication number (International publication number)：1998313118
Application date： May. 13, 1997
Publication date： Nov. 24, 1998
Summary：

【要約】【課題】 薄膜トランジスタを覆う窒化シリコンからなる層間絶縁膜に、半導体薄膜のソース領域上に形成された金属シリサイド層と画素電極を接続するためのコンタクトホールを形成する際、金属シリサイド層下の半導体薄膜のエッチングを防止する。【解決手段】 層間絶縁膜30にコンタクトホール32をSF6とO2の混合ガスを用いたプラズマエッチングにより形成する。すると、層間絶縁膜30にコンタクトホール32が完全に形成されても、ソース側の金属シリサイド層28b及びソース領域24dのエッチングがほとんど進行しないようにすることができる。この場合、ガス流量比はSF6≦O2とする。

Claim (excerpt)：

半導体薄膜のソース・ドレイン領域上に金属シリサイド層を形成してシリコン絶縁膜で覆い、前記金属シリサイド層上の前記シリコン絶縁膜の所定の箇所にプラズマエッチングによりコンタクトホールを形成することを特徴とする薄膜トランジスタの製造方法。

IPC (4)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  H01L 21/3065

FI (6)：

H01L 29/78 616 K ,  G02F 1/136 500 ,  H01L 21/302 J ,  H01L 29/78 612 Z ,  H01L 29/78 616 M ,  H01L 29/78 617 T