Pat

J-GLOBAL ID：200903057238983409

半導体素子の製造方法

Inventor： 山田 高幸 ,  浅井 市郎 ,  広田 匡紀
Applicant, Patent owner： 富士ゼロックス株式会社
Agent (1)： 阪本 清孝 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992059231
Publication number (International publication number)：1993226367
Application date： Feb. 14, 1992
Publication date： Sep. 03, 1993
Summary：

【要約】【目的】 清浄な半導体/絶縁体界面を実現することにより易動度を高め、しきい値電圧のバラツキを小さくし、特性の経時変化が小さい半導体素子の製造方法を提供する。【構成】 絶縁性基板11上にa-Si層10を着膜する工程と、a-Si層10をアニールしてpoly-Si層12に成長させる工程と、poly-Si層12上にゲート絶縁膜13としてSiO2 膜を着膜する工程とを有し、これら全工程を真空を破らずに行う半導体素子の製造方法である。

Claim (excerpt)：

絶縁性基板上に非晶質半導体を着膜する第1の工程と、前記非晶質半導体をアニールして多結晶化する第2の工程と、前記多結晶化した半導体上に非晶質絶縁体を着膜する第3の工程とを有し、前記第1の工程から前記第3の工程までが真空状態で連続して行われることを特徴とする半導体素子の製造方法。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  H01L 27/12