Pat

J-GLOBAL ID：200903057242032796

半導体装置およびその製造方法

Inventor： 辻川 真平 ,  由上 二郎 ,  峰 利之 ,  牛山 雅弘
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001190805
Publication number (International publication number)：2002083960
Application date： Jun. 25, 2001
Publication date： Mar. 22, 2002
Summary：

【要約】【課題】ゲートリーク電流の低減とゲート絶縁膜の薄膜化による高速化とを可能とするMOS型半導体装置及びその製造方法を実現する。【解決手段】ゲート絶縁膜6として所定膜厚の窒化シリコン膜3を形成した後、酸化性雰囲気中で熱処理して窒化シリコン膜3の上に酸化シリコン4を形成するが、この酸化シリコン4を残さずに溶解する液体に曝して除去する。その結果、珪素と窒素と酸素とを主要構成元素とするゲート絶縁膜6の窒化シリコン膜3の最表面から0.12nm〜0.5nm深さの領域における窒素濃度を酸素濃度よりも大とする。【効果】珪素と窒素と酸素を主要構成元素とするゲート絶縁膜のさらなる薄膜化が可能となり、同時にリーク電流低減も達成される。

Claim (excerpt)：

第1導電型を有する半導体基板上にゲート絶縁膜を介して設けられたゲート電極と、半導体基板内に互いに分離して設けられた第2導電型のソース、ドレイン領域を備えた半導体装置において、前記ゲート絶縁膜が誘電率を考慮した酸化膜換算膜厚が3nm以下であり、これを珪素と窒素と酸素とを主要構成元素とする絶縁膜で構成し、かつゲート電極との境界から前記ゲート絶縁膜の深さ0.15nm〜0.5nmの領域における絶縁膜中の窒素濃度を酸素濃度よりも高くしたことを特徴とする半導体装置。

IPC (3)：

H01L 29/78 ,  H01L 21/316 ,  H01L 21/318

FI (3)：

H01L 21/316 S ,  H01L 21/318 B ,  H01L 29/78 301 G

F-Term (43)：

5F058BD02 ,  5F058BD04 ,  5F058BD10 ,  5F058BE03 ,  5F058BF02 ,  5F058BF62 ,  5F058BF63 ,  5F058BH11 ,  5F058BJ10 ,  5F140AA19 ,  5F140AA24 ,  5F140BA01 ,  5F140BD01 ,  5F140BD05 ,  5F140BD07 ,  5F140BD15 ,  5F140BE03 ,  5F140BE07 ,  5F140BE10 ,  5F140BE14 ,  5F140BE16 ,  5F140BE17 ,  5F140BF01 ,  5F140BF04 ,  5F140BF34 ,  5F140BG12 ,  5F140BG28 ,  5F140BG31 ,  5F140BG32 ,  5F140BG52 ,  5F140BG53 ,  5F140BH15 ,  5F140BJ01 ,  5F140BJ07 ,  5F140BK02 ,  5F140BK13 ,  5F140BK21 ,  5F140BK29 ,  5F140BK30 ,  5F140CB01 ,  5F140CC03 ,  5F140CC04 ,  5F140CC12