半導体基板の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：八田幹雄 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995244415
Publication number (International publication number)：1996330527
Application date： Sep. 22, 1995
Publication date： Dec. 13, 1996
Summary：

【要約】【課題】半導体基板の製造方法を提供する。【解決手段】埋没酸化層の上/下部にそれぞれ単結晶シリコン層を有するSOI基板の上部単結晶シリコン層と埋没酸化層の所定部分を連続的に食刻して前記下部単結晶シリコン層の一部表面を露出させることにより、前記露出された下部単結晶シリコン層の表面及び前記食刻された上部単結晶シリコン層の表面にそれぞれバルクトランジスタ及びSOIトランジスタを形成させ得る半導体基板の製造方法を提供し、一つの半導体基板に通常のバルクトランジスタとサブスレショルドスイング特性の優れたSOIトランジスタを共に形成させ得ることにより、低電圧用半導体装置に適合な低いスレショルド電圧を有するSOIトランジスタを形成することができる。

Claim (excerpt)：

下部単結晶シリコン層、埋没酸化層及び上部単結晶シリコン層が順に積層されてなるSOI基板の上部に第1酸化層及び第1酸化阻止層を順に形成する段階と、前記下部単結晶シリコン層の一部分が露出されるように前記第1酸化阻止層、前記第1酸化層、前記上部単結晶シリコン層及び前記埋没酸化層を連続的に食刻する段階と、前記食刻された第1酸化阻止層、第1酸化層、上部単結晶シリコン層及び埋没酸化層の側壁にスペーサを形成する段階と、前記スペーサの形成された基板の全面に第2酸化層及び第2酸化阻止層を順に形成する段階と、前記下部単結晶シリコン層の表面に形成された第2酸化層の一部分が露出されるように前記第2酸化阻止層を食刻する段階と、前記露出された第2酸化層下の下部単結晶シリコン層の表面に第1導電型不純物をイオン注入した後、熱酸化工程を施して第1導電型ウェル領域とウェル酸化層を同時に形成する段階と、前記食刻された第2酸化阻止層を取り除く段階と、前記ウェル酸化層と隣接した前記第2酸化層下の下部単結晶シリコン層の表面に第2導電型不純物をイオン注入した後熱工程を施すことにより、第2導電型ウェルと再拡散された第1導電型ウェルを同時に形成する段階と、前記第2導電型ウェルの形成された基板の全面に残っているウェル酸化層、第2酸化層及び食刻された第1酸化阻止層を取り除く段階とを具備して、前記食刻された上部単結晶シリコン層はSOIトランジスタの基板の役割を果たし、前記第2導電型ウェルと前記再拡散された第1導電型ウェルはバルクトランジスタの基板の役割を果たすようにすることを特徴とする半導体基板の製造方法。

IPC (5)：

H01L 27/08 331 , H01L 21/8238 , H01L 27/092 , H01L 27/12 , H01L 29/786

FI (4)：

H01L 27/08 331 E , H01L 27/12 L , H01L 27/08 321 B , H01L 29/78 613 Z

Patent cited by the Patent：

Cited by examiner (3)

特開平4-269868
特開平2-033968
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平3-170872 Applicant：三菱電機株式会社

Return to Previous Page