Pat

J-GLOBAL ID：200903057308339006

半導体装置の製造方法

Inventor： 菊池 浩昌
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 後藤 洋介 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992049933
Publication number (International publication number)：1993251292
Application date： Mar. 06, 1992
Publication date： Sep. 28, 1993
Summary：

【要約】【目的】 SOI構造を有した半導体素子において、誘電体下の基板と誘電体上の半導体を電気的または不純物の拡散において接続されているような構造の製造方法を提供する。【構成】 本発明の半導体装置の製造方法は、単結晶半導体部を表面の一部もしくは全面に有する第1半導体基板に非結晶半導体層を全面に形成したのち、前記非結晶半導体層を研磨する。その後前記第1半導体基板と第2半導体基板とを密着させ熱処理して接合し、さらに接合された基板の少なくとも一方の裏面より所定の厚さまで研磨することに目的の半導体装置構造を形成する。

Claim (excerpt)：

単結晶半導体部を表面の一部もしくは全面に有する第1半導体基板に非結晶半導体層を全面に形成する工程と、前記第1半導体基板と第2半導体基板とを密着させ、熱処理して接合する工程と、接合された半導体基板の少なくとも一方を裏面より所定の厚さまで研磨する工程を含むことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/02 ,  H01L 21/304 321 ,  H01L 21/322 ,  H01L 27/12