Pat

J-GLOBAL ID：200903057333325966

半導体素子の製造方法

Inventor： 渡辺 啓仁
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 菅野 中
Gazette classification：公開公報
Application number (International application number)：1992316611
Publication number (International publication number)：1994151753
Application date： Oct. 30, 1992
Publication date： May. 31, 1994
Summary：

【要約】【目的】 簡単な方法で電極の表面積を増加させる。【構成】 堆積膜の結晶状態がアモルファスからポリクリスタルに変化する遷移温度の下に、表面積の大きいシリコン膜6をシリコン電極(リンドープアモルファスシリコン膜4)表面上にのみ選択成長させ、表面積の大きい電極を形成する。【効果】 本発明のプロセスを用いることで電極を太らせることができ、かつ電極表面に凹凸が形成できる。このため電極表面積を飛躍的に増加できる。さらに選択成長を行うので、電極の分離のためのエッチバックプロセスが不要となる。

Claim (excerpt)：

電極の表面処理を行い、該電極の表面積を拡張する半導体素子の製造方法であって、表面処理は、堆積膜の結晶状態がアモルファスからポリクリスタルに変化する遷移温度の下に、シリコン電極の表面上にのみ表面積の大きいシリコン膜を選択的に成長させる処理であることを特徴とする半導体素子の製造方法。

IPC (4)：

H01L 27/108 ,  H01L 21/28 301 ,  H01L 21/28 ,  H01L 27/04

Patent cited by the Patent：

Cited by examiner (2)

• 特開平3-263370
  
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平3-267979   Applicant：三菱電機株式会社