Pat

J-GLOBAL ID：200903057377171338

改善された半導体材料及びその中に形成されたデバイスのスイッチング速度の制御方法

Inventor： ジョセフ ワイ.チャン ,  ラリイ ラテルザ ,  デニス ガービス ,  ヴィレム ジー.アイントーフェン
Applicant, Patent owner： ジーアイ コーポレーション
Agent (1)： 岡部 正夫 (外5名)
Gazette classification：公開公報
Application number (International application number)：1993227114
Publication number (International publication number)：1995037815
Application date： Sep. 13, 1993
Publication date： Feb. 07, 1995
Summary：

【要約】【目的】 改善された半導体材料及びその中に形成されたデバイスのスイッチング速度の制御方法を提供する。【構成】 本発明は急峻に規定された不整転位(MD)を生成する改善された方法;これら不整転位にAuをドーピングする新しい安価な方法に係り、本発明では不整転位にAu及びPtドーピングを組合せることにより、任意の量のAu及びデバイス構造中の不整転位のある種の特定の配置より優れている。

Claim (excerpt)：

不整転位を含む領域を形成する条件下で、シリコンウエハ上にエピタキシャル層を成長させることにより、CVD反応容器中でエピタキシャル材料を作製し、ウエハは与えられた温度にある方法において、該方法は、Siウエハの温度を下げる工程と、数パーセントのゲルマニウムを含むシリコン層を成長させるため、該反応容器中にゲルマニウムを含むガスを導入する工程と、室を清浄化する工程と、最初の温度にウエハを加熱する工程と、本質的にGeを含まないSi層を成長させる工程と、第2のGeを含まないSi層を成長させる工程と、最後の層の表面をエッチングし、その一部を除き、室を清浄化する工程とを含むことを特徴とする方法。