Pat
J-GLOBAL ID：200903057386087714
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
岡戸 昭佳 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996122430
Publication number (International publication number)：1997283535
Application date： Apr. 18, 1996
Publication date： Oct. 31, 1997
Summary：
【要約】【課題】 簡単な工程でトレンチ内面の絶縁酸化膜の膜厚が上部よりも底部においてより厚いトレンチ構造の半導体装置を製造する方法を提供すること。【解決手段】 エピタキシャル基板のn-エピタキシャル層16にp-ボディ層10とn+ソース層12とを形成してから、n+基層18に達する深さのトレンチを彫り込む。そしてゲート酸化を行うと、n- エピタキシャル層16よりも不純物濃度が高いn+ 基層18において酸化速度が速いのでその部分に厚い酸化膜が形成される。そしてゲート電極32を埋め込む。かくしてゲート酸化、電極埋め込みとも一回ずつの処理で、ゲート酸化膜厚に場所による差があるトレンチ構造を形成できる。トレンチ底部にイオン注入による不純物濃度増加またはアモルファス化を施して酸化速度の差をさらに大きくしてもよい。
Claim (excerpt)：
半導体基板にトレンチを形成するトレンチ形成工程と、前記トレンチの内面を酸化する酸化工程と、前記酸化工程後のトレンチ内に導電体を埋設する埋め込み工程とを含み、前記トレンチ形成工程で形成されるトレンチの内面の不純物濃度が、上部よりも底部において高いことを特徴とする半導体装置の製造方法。
IPC (2)：
FI (3)：
H01L 29/78 658 D
, H01L 29/78 652 K
, H01L 29/78 653 A
