Pat

J-GLOBAL ID：200903057410332563

半導体装置

Inventor： 加賀 徹 ,  宿利 章二 ,  中田 昌之 ,  大路 譲 ,  久▲禮▼ 得男
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993323701
Publication number (International publication number)：1995183395
Application date： Dec. 22, 1993
Publication date： Jul. 21, 1995
Summary：

【要約】【目的】 Ta2O5膜を用いたMIS型容量の絶縁耐圧を向上させる。【構成】 p型多結晶シリコンを下地電極、その上にSiO2とTa2O5の順番に積層された積層絶縁膜、その上にTiNまたはWの上部電極を持つMIS型の容量。【効果】 下地電極にp型の多結晶シリコンを用いることにより、従来のn型多結晶シリコンを用いた場合に比較して実効膜厚3nmの場合に約2MV/cm(SiO2中電界に換算した値)の耐圧向上が可能である。

Claim (excerpt)：

高濃度のp型の導電型不純物を有するシリコン層上に少なくとも2層の絶縁膜で構成される積層絶縁膜があり、該積層絶縁膜上に金属、または導電性を有する金属窒化物、または導電性を有する金属酸化物による電極を有する半導体装置において、該積層絶縁膜の最下層絶縁膜のバンドギャップ(禁止帯)幅がその上に積層された絶縁膜のバンドギャップ(禁止帯)幅より大きいことを特徴とする半導体装置。

IPC (5)：

H01L 21/8242 ,  H01L 27/108 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/43

FI (4)：

H01L 27/10 325 C ,  H01L 27/04 C ,  H01L 27/10 325 J ,  H01L 29/46 T