Pat

J-GLOBAL ID：200903057453709601

スキャン用フリップフロップ回路

Inventor： 袖 美樹子 ,  飯塚 洋一
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997042110
Publication number (International publication number)：1998242809
Application date： Feb. 26, 1997
Publication date： Sep. 11, 1998
Summary：

【要約】【課題】 データ信号とスキャンイン信号のラッチ回路を共通化することにより、回路面積を削減する。また、スキャンシフト及びスキャンノーマルの動作を2相のクロックで行うことで、スキャンモード時のスキュー保証をする必要をなくす。【解決手段】 スキャン用フリップフロップ回路を、制御信号SC1が一方のレベルに設定された場合制御信号Cに同期してデータ信号Dをラッチして出力し、制御信号Cが一方のレベルに設定された場合制御信号SC1に同期してデータ信号SINをラッチして出力する第1のラッチ回路と、制御信号SC2が一方のレベルに設定された場合制御信号Cに同期して第1のラッチ回路の出力をラッチして出力し、制御信号Cが一方のレベルに設定された場合、制御信号SC2に同期して第1のラッチ回路の出力をラッチして出力する第2のラッチ回路で構成する。

Claim (excerpt)：

第1及び第2のデータ信号をラッチする第1のラッチ回路と、前記第1のラッチ回路でラッチしたラッチ信号をラッチして出力する第2のラッチ回路とを有するスキャン用フリップフロップ回路において、前記第1のラッチ回路は、前記第1のデータ信号が供給される第1のデータ入力端子と、前記第2のデータ信号が供給される第2のデータ入力端子と、第1の制御信号が供給される第1の制御信号入力端子と、第2の制御信号が供給される第2の制御信号入力端子と、前記ラッチ信号を出力する第1のデータ信号出力端子とを備え、前記第2の制御信号が一定のレベルに設定された場合、前記第1の制御信号に同期して前記第1のデータ信号をラッチして前記第1のデータ信号出力端子に出力し、前記第1の制御信号が一定のレベルに設定された場合、前記第2の制御信号に同期して前記第2のデータ信号をラッチして前記第1のデータ信号出力端に出力することを特徴とするスキャン用フリップフロップ回路。

IPC (2)：

H03K 3/037 ,  G01R 31/28

FI (2)：

H03K 3/037 Z ,  G01R 31/28 G

Patent cited by the Patent：

Cited by examiner (4)

• 特公平7-036508
  
• 特開平2-074881
  
• 特公平7-036508
  
• 特開平2-074881