Pat

J-GLOBAL ID：200903057475640761

半導体装置およびその製造方法

Inventor： 下岡 義明 ,  宮島 秀史
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：2001206925
Publication number (International publication number)：2003023073
Application date： Jul. 06, 2001
Publication date： Jan. 24, 2003
Summary：

【要約】【課題】低誘電率絶縁膜上に直接に拡散防止絶縁膜を成膜した構造を実現しても、低誘電率絶縁膜中に取り込まれたエッチングガスや水分等がプロセス中の熱工程で脱離した際に低誘電率絶縁膜の剥離を防止する。【解決手段】素子が形成された半導体基板300 上に形成された比誘電率k<3.0 の層間絶縁膜301 と、層間絶縁膜の上面部に選択的に埋め込み形成された金属配線305 と、この金属配線305 が埋め込み形成された層間絶縁膜301 上に積層され、金属配線305 のパターンが存在しない領域上の一部が開口されたk>3.5 の拡散防止絶縁膜306 とを具備する。

Claim (excerpt)：

素子が形成された半導体基板と、前記半導体基板上に形成された比誘電率k<3.0 の第1の層間絶縁膜と、線間に前記第1の層間絶縁膜が表出するように形成された第1の金属配線と、前記第1の金属配線および第1の層間絶縁膜上に積層され、前記第1の金属配線のパターンが存在しない領域上の少なくとも一部が開口された比誘電率k>3.5の第1の拡散防止絶縁膜とを具備することを特徴とする半導体装置。

FI (2)：

H01L 21/90 M ,  H01L 21/90 A

F-Term (32)：

5F033HH11 ,  5F033JJ01 ,  5F033JJ11 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP26 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR02 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR21 ,  5F033RR29 ,  5F033SS08 ,  5F033SS11 ,  5F033SS21 ,  5F033TT01 ,  5F033WW01 ,  5F033WW09 ,  5F033XX12 ,  5F033XX23