Pat
J-GLOBAL ID：200903057501794950
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997002092
Publication number (International publication number)：1998199783
Application date： Jan. 09, 1997
Publication date： Jul. 31, 1998
Summary：
【要約】【課題】平坦化を行った埋め込み素子分離構造の半導体装置において、マスク工程を増やすことなく、アライメントマークの形成部に段差が形成でき、マスク・アライメントを容易に行うことができる半導体装置の製造方法を提供する。【解決手段】シリコン基板11の表面に凹凸部が形成され、前記凹部に酸化膜13が埋め込まれる。続いて、酸化膜13の表面凹凸が除去されて平坦化された後、この酸化膜13の表面に熱酸化膜15及びシリコン窒化膜16が連続して形成される。続いて、第1のマスクパターンでイオン注入が行われ、マスク・アライメント・マーク部の前記シリコン窒化膜16が除去される。さらに、第2のマスクパターンでイオン注入が行われ、マスク・アライメント・マーク部の前記酸化膜13及び熱酸化膜15が除去される。
Claim (excerpt)：
半導体基板の表面に凹凸部を形成する工程と、前記凹部に第1の絶縁膜を埋め込む工程と、前記第1の絶縁膜の表面の凹凸部をなくし平坦化する工程と、平坦化された前記第1の酸化膜の表面に第2の絶縁膜及び第3の絶縁膜を連続して形成する工程と、第1のマスクパターン形成後にイオン注入工程を含み、少なくともマスク・アライメント・マーク部の前記第3の絶縁膜を除去する工程と、第2のマスクパターン形成後にイオン注入工程を含み、少なくともマスク・アライメント・マーク部の前記第1の絶縁膜及び第2の絶縁膜を除去する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (2)：
FI (2)：
H01L 21/30 502 M
, H01L 21/76 L
