Pat
J-GLOBAL ID：200903057515755150
集積回路装置
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991288834
Publication number (International publication number)：1993126917
Application date： Nov. 05, 1991
Publication date： May. 25, 1993
Summary：
【要約】【目的】 バウンダリースキャン設計を行なう集積回路装置において、バウンダリースキャンレジスタと入力/出力バッファ回路との間の配線効率およびテスト回路形成領域の利用効率を向上する。【構成】 入力/出力バッファ回路51が形成される周辺回路形成領域200と、所望の内部機能を実現するための内部機能領域52との間にこの内部機能領域52の外周に沿ってテスト回路形成領域300を配置する。このテスト回路形成領域300には、バッファ回路の数の1倍以上3倍未満のテスト用回路としてのバウンダリースキャンレジスタBSRが配置される。【効果】 バウンダリースキャンレジスタと入力/出力バッファ回路が近接して配置され、両者間の配線長が低減されかつ配線の集中が生じることなく配線効率が向上する。またバウンダリースキャンレジスタは必要最小限設けられるだけであり、未使用バウンダリースキャンレジスタの数が低減され、テスト回路の規模が低減される。
Claim (excerpt)：
所望の機能を実現するための内部回路が形成される内部回路形成領域と、前記内部回路形成領域の外部周辺に配置され、装置外部と信号の入出力を行なうためのバッファ回路が少なくとも形成される周辺回路形成領域とを備え、前記バッファ回路は、その種類として、装置外部からの信号を入力するための入力バッファ回路と、装置外部へ信号を出力するための出力バッファ回路とを少なくとも含み、前記内部回路形成領域と前記周辺回路形成領域との間に両者に隣接して配置され、装置の動作機能をテストするためのテスト信号を伝達する機能を少なくとも有するテスト回路となる複数のテスト回路手段が形成されるテスト回路形成領域を備え、前記テスト回路手段の数は前記バッファ回路の数の1倍以上3倍未満である、集積回路装置。
IPC (4)：
G01R 31/28
, G06F 11/22 330
, G06F 11/22 360
, H01L 21/66
