Pat

J-GLOBAL ID：200903057527896387

フォトカプラ装置

Inventor： 奥村 仙也
Applicant, Patent owner： 株式会社東芝
Agent (1)： 三好 秀和 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993004837
Publication number (International publication number)：1994216738
Application date： Jan. 14, 1993
Publication date： Aug. 05, 1994
Summary：

【要約】【目的】 本発明は、リレー手段として応用され、二次側に出力用MOS-FETを備えて出力用MOS-FETの通電電極を流れる電流を一定値以下に制限して使用するフォトカプラ装置に関し、安定した過電流保護特性及び熱暴走保護特性を備えたフォトカプラ装置を提供することを目的とする。【構成】 入力信号により発光する発光素子1と、発光素子1からの光信号を受光して光起電力を発生するフォトダイオードアレイ2と、フォトダイオードアレイ2の発生する光起電力によって駆動される出力用MOS-FET5と、出力用MOS-FET5のゲート電極電位を一定値以下に制限するゲート電圧制限回路6とを具備し、ゲート電圧制限回路6は、出力電流検出用抵抗R1と、NPNトランジスタQ1と、NPNトランジスタQ1を安定に動作させる負荷回路7とを有して構成する。

Claim (excerpt)：

入力信号により発光する発光素子と、前記発光素子からの光信号を受光して光起電力を発生するフォトダイオードアレイと、前記フォトダイオードアレイの発生する光起電力によって駆動される出力用MOS-FETと、前記出力用MOS-FETのゲート電極電位を一定値以下に制限するゲート電圧制限回路とを有し、前記ゲート電圧制限回路は、前記出力用MOS-FETのソース電極にその一端を接続する出力電流検出用抵抗と、前記出力用MOS-FETのゲート電極に後記負荷回路を介してコレクタ電極を、前記出力用MOS-FETのソース電極にベース電極を、前記出力電流検出用抵抗の他端にエミッタ電極を、それぞれ接続するNPNトランジスタと、前記NPNトランジスタを安定に動作させる負荷回路とを有することを特徴とするフォトカプラ装置。

IPC (2)：

H03K 17/78 ,  H01L 31/12

Patent cited by the Patent：

Cited by examiner (4)

• 特開平2-034027
  
• 特開平4-150223
  
• 特開昭63-240059
  
• 特開昭62-152477