Pat

J-GLOBAL ID：200903057558167537

半導体素子の製造方法

Inventor： 黒木 弘樹 ,  陳 世昌
Applicant, Patent owner： 宮崎沖電気株式会社 ,  沖電気工業株式会社
Agent (1)： 菊池 弘
Gazette classification：公開公報
Application number (International application number)：1991354316
Publication number (International publication number)：1993175456
Application date： Dec. 20, 1991
Publication date： Jul. 13, 1993
Summary：

【要約】【目的】 キャパシタ容量の増加とスループットの向上と所望の膜厚の下部電極の形成を可能とするとともに、高品質なキャパシタ下部電極膜を形成できる半導体素子の製造方法を提供することを目的とする。【構成】 シリコン基板1上に酸化膜2を介してポリシリコン膜3またはアモルファスシリコン膜を形成し、同一チャンバ内に酸素を導入して、酸化膜4を形成し、ポリシリコン膜3またはアモルファスシリコン膜の表面に自然酸化膜程度の酸化膜を形成後、この酸化膜上の表面に凹凸を有する粗面ポリシリコン膜6を形成し、この粗面ポリシリコン膜6とポリシリコン膜3またはアモルファスシリコン膜とにより、キャパシタ下部電極とするようにしたものである。

Claim (excerpt)：

シリコン基板上に酸化膜を形成した後に隙間のない密なポリシリコン膜またはアモルファスシリコン膜を堆積してキャパシタ下部電極の下層膜を形成する工程と、同一チャンバ内に酸素を導入して前記下層膜上に酸化膜を形成する工程と、減圧CVD法により前記下層膜上に表面に凹凸の大きい粗面ポリシリコンを堆積させてキャパシタ下部電極の上層膜を形成する工程と、よりなる半導体素子の製造方法。

IPC (2)：

H01L 27/108 ,  H01L 27/04