Pat

J-GLOBAL ID：200903057581967168

半導体装置の製造方法

Inventor： 渡辺 修治 ,  大工 博 ,  伊藤 雄一郎
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1993053514
Publication number (International publication number)：1994268183
Application date： Mar. 15, 1993
Publication date： Sep. 22, 1994
Summary：

【要約】【目的】 半導体装置を形成して薄層化した基板を他の支持基板に転写する半導体装置の製造方法に関し、この薄層化した基板を絶縁性の支持基板に気泡などを発生させないで、強固に接着できる半導体装置の製造方法の提供を目的とする。【構成】 SOI基板のシリコン層1cの表面に半導体素子2を形成した後、この半導体素子2形成領域に高分子樹脂3を埋設して平坦化し、この高分子樹脂3と透明支持基板5とを接着し、この半導体素子2形成領域と対向する側のこのSOI基板のこの絶縁体側を研磨してシリコン層1cを薄層化する裏面入射型の赤外線検知素子の製造工程において、薄層化したこのシリコン層1cを、絶縁性を有し且つ赤外線を透過する支持基板7に、低融点ガラス膜6を介して、直流電圧を印加しながら、常温において接合する工程と、この高分子樹脂3からこの透明支持基板5を剥離し、この高分子樹脂3を除去する工程とを含むように構成する。

Claim (excerpt)：

シリコン基板、或いは絶縁体(1a)上にシリコン層(1c)を設けたSOI基板(1) の前記シリコン層(1c)の表面に半導体素子(2) を形成した後、該半導体素子(2)形成領域に樹脂(3)を埋設して該半導体素子(2) 形成領域を平坦化し、該半導体素子(2)形成領域を埋設して平坦化した前記樹脂(3)と透明支持基板(5) とを接着し、前記半導体素子(2) 形成領域と対向する側の前記シリコン基板、或いは前記SOI基板(1) の前記絶縁体(1a)側を研磨してシリコン層(1c)を薄層化する裏面入射型の赤外線検知素子の製造工程において、薄層化した前記シリコン基板、或いは前記シリコン層(1c)を、絶縁性を有し且つ赤外線を透過する支持基板(7) に、低融点ガラス膜(6) を介して、直流電圧を印加しながら、常温において接合する工程と、前記半導体素子(2) を埋設した前記樹脂(3) から前記透明支持基板(5) を剥離し、埋設した前記樹脂(3) を除去する工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 27/12 ,  H01L 21/52 ,  H01L 27/14