Pat

J-GLOBAL ID：200903057611361146

半導体装置の製造方法

Inventor： 鯨井 裕 ,  村上 英一 ,  木村 紳一郎
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993262103
Publication number (International publication number)：1995115137
Application date： Oct. 20, 1993
Publication date： May. 02, 1995
Summary：

【要約】【目的】 超微細相補型電界効果トランジスの作製において、製造工程数の増加を抑制し、且つ、重金属汚染の極めて少ないクリーンなプロセスを提供する。【構成】 エキシマレーザ光により、Si基板上に厚さ1nm以下の酸化膜をパターン状に形成する。それをマスクとして、Si、SiGeの選択成長、およびドーパントの選択吸着現象を利用して、超微細相補型電界効果トランジスのチャネル、ゲート電極、及びソース・ドレインを作製する。【効果】 同一半導体基体内に導電型や膜厚の異なるSi膜や、イオン打込み法では不可能な急俊な不純物分布を形成することが可能であり、しかも、工程数は従来法に比べて減少する。更に、酸化、エピタキシャル成長、酸化膜昇華を主に用いているために、有機ホトレジストやイオン打ち込みに伴って混入する重金属汚染が排除できる。

Claim (excerpt)：

Si基板上にエネルギー線を局所的に照射することによりSi酸化膜をパターン状に形成する第1の工程と、上記第1の工程の後、SiもしくはSiGeからなる半導体薄膜を選択的に成長させる第2の工程と、上記第2の工程の後に上記Si酸化膜を真空中で加熱することにより除去する第3の工程とを有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/8238 ,  H01L 27/092