Pat

J-GLOBAL ID：200903057673285802

半導体装置及びその製造方法

Inventor： 佐藤 文彦 ,  田代 勉
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 内原 晋
Gazette classification：公開公報
Application number (International application number)：1991225552
Publication number (International publication number)：1993062991
Application date： Sep. 05, 1991
Publication date： Mar. 12, 1993
Summary：

【要約】【目的】SiGeベース層を選択的エピタキシャル成長法によって形成する自己整合形バイポーラ・トランジスタにおいて、コレクタ・ベース接合間に少数キャリアの流れを阻害するポテンシャル障壁が形成されることを避け、又ある一定値のコレクタ電流値とするために印加すべきベース電圧VBEのバラツキを抑えるためのプロファイル。【構成】第1導電型のSi基板上の一部に接して、第2導電型の第一のSiGe単結晶混晶及び第2導電型の第二のSi単結晶膜が設けられ、第一のSiGe、第二のSiがベースである。

Claim (excerpt)：

シリコン基板内に選択的に形成された第一導電型を有するシリコン単結晶の第一島状領域に接して、第二導電型を有する第一のSiGe単結晶混晶が設けられ、かつこのSiGe合金層上に、第二導電型の第二のSi層を有し、かつ、この第二のSi層内に又は、第二のSi層の一部に接して第一導電型の第三のSi層を有し前記第一島状領域のSi層がコレクタであり前記第一のSiGe合金及び前記第二のSi層がベースであり前記第三のSi層がエミッタであることを特徴とする半導体装置。

IPC (3)：

H01L 21/331 ,  H01L 29/73 ,  H01L 29/165

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-142138
  
• 特表平2-504205
  
• 特開平3-131037