Pat

J-GLOBAL ID：200903057781182467

薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置

Inventor： 須賀 博 ,  及川 三郎 ,  望月 康弘
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1991023108
Publication number (International publication number)：1993283427
Application date： Feb. 18, 1991
Publication date： Oct. 29, 1993
Summary：

【要約】【目的】大面積基板上の逆スタガ構造薄膜トランジスタの製造工程において、バックチャンネルエッチング工程の均一性,再現性を向上させる方法。【構成】基板1上にゲート電極2,ゲート絶縁膜3,シリコン半導体の島4,5、ソース・ドレイン電極用金属膜を順次形成した後、ホトエッチングによりソース・ドレインのパターンを形成し、更に、酸素プラズマ処理により金属残渣を除去して同一パターンでSi島の露出部のバックチャンネルエッチングをする方法。【効果】逆スタガ構造の薄膜トランジスタのバックチャンネルエッチングの均一性,再現性を向上できる。これにより大画面の薄膜トランジスタの性能向上とパネルの歩留り向上が計れる。

Claim (excerpt)：

基板上に、ゲート電極,ゲート絶縁膜,半導体膜,ソース及びドレイン電極を順次積層した構成の電界効果型逆スタガ構造薄膜トランジスタの形成法において、ソース・ドレイン電極のパターンをエッチングにより形成した後、その表面を酸素を含むプラズマ雰囲気中で処理してから、半導体膜をエッチングすることを特徴とする薄膜トランジスタの製造方法。

IPC (4)：

H01L 21/336 ,  H01L 29/784 ,  G02F 1/136 500 ,  H01L 21/302