Pat

J-GLOBAL ID：200903057810740687

半導体装置及びその製造方法

Inventor： 田中 和雄
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992183554
Publication number (International publication number)：1994029288
Application date： Jul. 10, 1992
Publication date： Feb. 04, 1994
Summary：

【要約】【目的】半導体装置に於て、合わせ余裕を考慮することなく、シリコン基板と多結晶シリコンの接続を安定して形成できると同時に、集積回路素子の集積度を向上させる。【構成】半導体装置に於て、ポリシリコンと半導体基板とを電気的に絶縁する部分と電気的に接続させる部分を配置して、しかもポリシリコンのパターンの終端部の一部分が半導体基板上にある構造に於て、ポリシリコンと半導体基板の接続領域には、ポリシリコンのエッチングバリアとなる金属あるいは、シリサイド層を半導体基板とポリシリコン層間に介在させるものである。【効果】素子の能動領域と多結晶シリコンとを接触させるための接続孔幅よりも多結晶シリコン層の線幅を細くできるために、従来多結晶シリコン層のエッチング時に生じていたシリコン基板のエグレを防止することができるようになった。

Claim (excerpt)：

半導体装置において、半導体基板と配線層とを層間絶縁膜の一部分を開孔させて、前記半導体基板と配線層とを接続させる場合において、前記半導体基板上の前記層間絶縁膜の開孔面積は、前記半導体基板と前記配線層とが接続している面積よりも大きいことを特徴とする半導体装置。

IPC (3)：

H01L 21/3205 ,  H01L 21/28 ,  H01L 21/302