Pat

J-GLOBAL ID：200903057968186776

計算機システムのバッファキャッシュ再分割方法及びバッファキャッシュ再分割機能付き計算機システム

Inventor： 澤田 武朗
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 曾我 道照 (外6名)
Gazette classification：公開公報
Application number (International application number)：1999162484
Publication number (International publication number)：2000353126
Application date： Jun. 09, 1999
Publication date： Dec. 19, 2000
Summary：

【要約】【課題】 各補助記憶装置のデータ転送速度に応じてバッファキャッシュ分割比率を決定し、平均アクセス時間を向上させるバッファキャッシュ再分割方法を得る。【解決手段】 複数の補助記憶装置のデータ転送速度は、データ転送の際に随時測定されて求められ、該データ転送速度に基づいて、バッファキャッシュ分割比率が決定され、データ転送用バッファキャッシュは、該バッファキャッシュ分割比率に基づいて一定周期で再分割される。

Claim (excerpt)：

計算機システムのオペレーティング・システム内部に組み込まれアプリケーション・プログラムと複数の補助記憶装置との間でのデータ転送用に用いられるデータ転送用バッファキャッシュの内部領域を分割するバッファキャッシュ再分割方法であって、上記複数の補助記憶装置のデータ転送速度に基づいて、バッファキャッシュ分割比率が決定されることを特徴とする計算機システムのバッファキャッシュ再分割方法。

IPC (4)：

G06F 12/08 320 ,  G06F 12/08 ,  G06F 3/06 302 ,  G11B 20/10

FI (4)：

G06F 12/08 320 ,  G06F 12/08 W ,  G06F 3/06 302 A ,  G11B 20/10 A

F-Term (9)：

5B005JJ11 ,  5B005MM11 ,  5B005UU41 ,  5B065CE03 ,  5B065CE14 ,  5B065CH02 ,  5D044AB01 ,  5D044HH07 ,  5D044HL01