Pat

J-GLOBAL ID：200903058054808015

半導体装置の製造方法及び半導体製造装置

Inventor： 大橋 宏之 ,  宮下 直人
Applicant, Patent owner： 株式会社東芝
Agent (1)： 竹村 壽
Gazette classification：公開公報
Application number (International application number)：1995021074
Publication number (International publication number)：1995283177
Application date： Jan. 14, 1995
Publication date： Oct. 27, 1995
Summary：

【要約】【目的】 ポリッシングレートの増加による生産効率の向上及び面内ばらつきの減少を図ると同時に、被ポリッシング膜とストッパー膜との選択比のパターン依存性の少ないポリッシング方法及びポリッシング装置を提供する。【構成】 このポリッシング方法は、主面にポリッシングを止める第1の膜及びこの第1の膜の上にポリッシングされるべき第2の膜が形成されている半導体基板上の前記第2の膜を所定の時間、所定の圧縮率又は回復率の第1の研磨布を用いて第1のポリッシングを行う工程と、前記第2の膜の残りを前記第1の膜が露出するまで前記第1の研磨布より圧縮率又は回復率の低い研磨布を用いて第2のポリッシングを行う工程を備えている。ポリッシング装置の研磨布191、192に圧縮率の異なる少なくとも2種類以上のものを用いることにより、高圧縮率の研磨布191を用いてポリッシング時間を短縮するとともに低圧縮率の研磨布192を用いてパターン依存性を少なくしかつ面内ばらつきを少なくすることによってバランスの良いポリッシングを可能にする。

Claim (excerpt)：

主面にポリッシングを止める第1の膜及びこの第1の膜の上にポリッシングされるべき第2の膜が形成されている半導体基板上の前記第2の膜を前記第1の膜が露出するまで圧縮率の異なる複数の研磨布を用いてポリッシングする工程を備えていることを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/304 321 ,  H01L 21/304 ,  B24B 37/04

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平3-340270   Applicant：ソニー株式会社