Pat

J-GLOBAL ID：200903058101036301

同期信号処理回路

Inventor： 高田 政幸 ,  黒田 徹 ,  土田 健一 ,  磯部 忠 ,  山田 宰 ,  中島 洋 ,  増本 隆彦 ,  富田 義数
Applicant, Patent owner： 日本放送協会 ,  三洋電機株式会社
Agent (1)： 山田 義人
Gazette classification：公開公報
Application number (International application number)：1993115861
Publication number (International publication number)：1994326700
Application date： May. 18, 1993
Publication date： Nov. 25, 1994
Summary：

【要約】【構成】 前方保護用同期分離回路12に含む誤り許容ビット数設定回路20および後方保護用同期分離回路14に含む誤り許容ビット数設定回路24で、それぞれ独立して誤り許容ビット数を設定し、たとえば誤り許容ビット数設定回路20での値を誤り許容ビット数設定回路24のそれより大きくする。また、誤り許容ビット数制御回路36で、たとえば時間TB内でブロック同期が外れた回数をカウントして受信状況を判断し、誤り許容ビット数を適宜設定し直す。【効果】 良好にブロック同期が行える。

Claim (excerpt)：

前方保護用同期分離手段および後方保護用同期分離手段を含む同期信号処理回路において、前記前方保護用同期分離手段での第1誤り許容ビット数を設定する第1誤り許容ビット数設定手段、および前記後方保護用同期分離手段での第2誤り許容ビット数を設定する第2誤り許容ビット数設定手段を含み、前記前方保護用同期分離手段が前記第1誤り許容ビット数に基づいて受信データから分離した同期タイミング信号を前方保護動作に用い、前記後方保護用同期分離手段が前記第2誤り許容ビット数に基づいて受信データから分離した同期タイミング信号を後方保護動作に用いることを特徴とする、同期信号処理回路。

IPC (2)：

H04L 7/08 ,  H04B 7/26

Patent cited by the Patent：

Cited by examiner (2)

• 特開平3-079180
  
• フレーム同期装置
  Gazette classification：公開公報   Application number：特願平3-228677   Applicant：三菱電機株式会社