Pat
J-GLOBAL ID：200903058127286756

記憶サブシステム

Inventor：
松本 佳子

About 松本 佳子

, 
村岡 健司

About 村岡 健司

, 
高本 賢一

About 高本 賢一

, 
小林 正明

About 小林 正明


Applicant, Patent owner：
株式会社日立製作所

About 株式会社日立製作所


Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1998118127
Publication number (International publication number)：1999312058
Application date： Apr. 28, 1998
Publication date： Nov. 09, 1999
Summary：
【要約】【課題】複数ホスト複数パス構成での冗長構成の制御装置との接続は、論理ボリュームを共有するしないによらず、各部分の障害時、処理の続行は可能であるが、正常時のオーバヘッドの増加により、シングル構成時との性能差が問題となっている。【解決手段】デュアルコントローラ構成、複数ポート構成のディスクアレイ装置で複数ホストに冗長構成として接続された時、論理ボリュームの割当てをコントローラ間で分割してコントローラ毎に論理ボリュームを分担する。ホスト、バス、コントローラ、キャッシュ障害時でも、ホスト接続環境により障害時の切替え手段を複数の提供し、場合によっては切替えないようにする。そして、冗長構成においても、正常時もシングル構成と変わらない低オーバヘッドと、各種障害時の切替え処理における性能劣化を防ぐことを実現する。
Claim (excerpt)：
記憶領域が複数の論理ボリュームに分割される記憶装置群と、ホストコンピュータに接続され、前記ホストコンピュータと記憶装置との間を転送されるデータを一時的に保存するキャッシュメモリを有するコントローラを複数有し、前記複数のコントローラが前記記憶装置群を制御する記憶サブシステムにおいて、前記コントローラは、処理を担当する前記論理ボリュームを割り当てられ、前記キャッシュメモリに複数の前記コントローラのための記憶領域を有することを特徴とする記憶サブシステム。
IPC (4)：
G06F 3/06 304 ,  G06F 11/20 310 ,  G06F 12/08 ,  G06F 12/16 310
FI (5)：
G06F 3/06 304 B ,  G06F 11/20 310 F ,  G06F 12/08 G ,  G06F 12/08 J ,  G06F 12/16 310 J
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM