Pat
J-GLOBAL ID：200903058260532980
容量性表面微細加工絶対圧力センサー
Inventor：
Applicant, Patent owner：
Agent (1)：
浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993336757
Publication number (International publication number)：1994252420
Application date： Dec. 28, 1993
Publication date： Sep. 09, 1994
Summary：
【要約】【目的】 ダイアフラムキャビティ中の封入圧力と雰囲気圧力との変動に応答するダイアフラム層の変曲がコンデンサー電極間にそれに対応する容量変化を引き起こすようになった圧力センサーを得る。【構成】 容量性表面微細加工絶対圧力センサーを製造するための本方法は、半導体基板上へ第1電極を形成する工程、犠牲層を堆積する工程、多結晶シリコンダイアフラム層を堆積する工程、第2電極を形成する工程、ダイアフラムを貫通してアクセス開口部を形成する工程、アクセス開口部中へエッチャント液を導入して犠牲層を除去しダイアフラムキャビティを定義する工程、ダイアフラムキャビティ中のエッチャントを凍結乾燥させ、アクセス開口部を通して昇華によって除去する工程、アクセス開口部を封止するプラグを形成する工程を含む。この方法に従って作製される絶対圧力センサーもまた開示されている。
Claim (excerpt)：
表面微細加工容量性絶対圧力センサーを製造するための方法であって、次の工程:a.半導体基板の表面を、それの選ばれたエリアを露出させながらマスクすること、b.基板の前記選ばれたエリアを選択的にドーピングして、容量性センサーの第1の導電性電極区分を定義すること、c.少なくとも基板の前記第1の電極区分と前記選ばれたエリアを定義する前記マスクの周辺区分とを覆って、第1の犠牲層を一体として堆積すること、d.前記第1の犠牲層を覆って、多結晶シリコンダイアフラム層を一体として堆積すること、e.少なくとも基板中の前記第1の電極区分と一般的に同一場所を占めるエリアにおいて、ダイアフラム層を選択的にドーピングしてダイアフラムを導電性化し、それによって容量性センサーの第2の電極区分を形成すること、f.前記ダイアフラム層を貫通して前記犠牲層中へアクセス用の開口部を選択的にエッチングすること、g.前記アクセス開口部を通して選択的にウエットエッチングを行って、前記第1および第2の電極区分と並置されたエリア中で前記第1の犠牲層を除去して、それによって前記第1の犠牲層の除去された部分と一般的に同一場所を占めるダイアフラムキャビティを定義すること、h.前記ダイアフラムキャビティ中のウエットエッチャントを凍結乾燥させること、i.前記ウエットエッチャントを前記ダイアラムキャビティから前記アクセス開口部を通して昇華によって排除し、それによってウエットエッチャントが除去される時に多結晶シリコンが毛管変曲を起こさないようにすること、およびj.前記第1の電極区分に隣接するダイアフラムキャビティの体積を本質的に減らすことなく、またダイアフラムをコーティングすることなしに、前記アクセス開口部中にそれを封止するためのプラグを選択的に堆積させ、それによって、前記封じ込められたダイアフラムキャビティ中の封入圧力と雰囲気圧力との変動に応答するダイアフラム層の変曲がそれに対応する容量変化を前記第1と第2の電極間に引き起こすようにすること、を含む方法。
IPC (3)：
H01L 29/84
, G01L 7/00
, G01L 9/12
