Pat
J-GLOBAL ID:200903058383653316

液晶表示装置

Inventor:
Applicant, Patent owner:
Agent (1): 佐藤 一雄 (外3名)
Gazette classification:公開公報
Application number (International application number):1996040703
Publication number (International publication number):1996286170
Application date: Feb. 02, 1996
Publication date: Nov. 01, 1996
Summary:
【要約】【課題】 消費電力が小さく、画質が良好で製造の容易な小型の液晶表示装置を提供する。【解決手段】 画素内にメモリセル(100,110)を有し、このメモリセルの記憶内容に応じて表示制御線である交流駆動信号線8およびリセット信号線10と画素電極との接続を制御するスイッチ手段9,11を有し、リセット信号として定電圧を用いるので、特に静止画像表示時の消費電力を減少させることができる。また、メモリセルに対しデータ入出力を可能とするスイッチ27,28を備えて、表示内容に合わせてメモリセルの記憶内容を自由に書き換えることが可能としている。さらに、メモリセルに光電変換素子40,61,64を接続し、データ入力機能を実現している。これらの液晶表示装置は反射型として実現することが好適である。
Claim (excerpt):
互いに交差してマトリックス状に配列された複数のデータ線および複数の走査線と、このマトリックスの各格子ごとに配設された画素電極と、前記走査線によりオン・オフを制御され、オン時に前記データ線から供給された書き込み電圧を前記画素電極に導通させる、前記各格子ごとに設けられた第1のスイッチ素子とを備えたスイッチ素子アレイ基板と、前記画素電極に対して間隙を保持して対向配置された対向電極を有する対向基板と、前記スイッチ素子アレイ基板と前記対向基板との間に挾持された液晶層と、対応する前記第1のスイッチ素子と前記画素電極との間に介挿され、前記第1のスイッチ素子がオンの際の前記データ線から供給される書き込み電圧の状態をデータとして保持するメモリ素子と、前記走査線に対応して配設された表示制御線と、前記メモリ素子の出力により、前記画素電極と前記表示制御線との接続を制御する各格子ごとに設けられた第2のスイッチ素子とを備えたことを特徴とする液晶表示装置。
IPC (5):
G02F 1/133 550 ,  G02F 1/1333 ,  G02F 1/136 500 ,  G09G 3/36 ,  H04N 5/66 102
FI (5):
G02F 1/133 550 ,  G02F 1/1333 ,  G02F 1/136 500 ,  G09G 3/36 ,  H04N 5/66 102 B
Patent cited by the Patent:
Cited by applicant (14)
  • 特開昭56-114987
  • 特開昭56-053487
  • 特開昭59-065879
Show all
Cited by examiner (14)
  • 特開昭56-114987
  • 特開昭56-053487
  • 特開昭59-065879
Show all

Return to Previous Page