Pat

J-GLOBAL ID：200903058388488550

増幅回路

Inventor： 筒井 得郎 ,  加藤 貴敏 ,  林 宏明
Applicant, Patent owner： トヨタ自動車株式会社 ,  株式会社豊田中央研究所
Agent (1)： 吉田 研二 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995125446
Publication number (International publication number)：1996321726
Application date： May. 24, 1995
Publication date： Dec. 03, 1996
Summary：

【要約】【目的】 整合回路の損失を減少させ、雑音特性が向上したMMIC増幅回路を提供することを目的とする。【構成】 FET10のゲート端子には第1のスパイラルインダクタL1が接続され、この第1のスパイラルインダクタL1の他端には第2のキャパシタC1が接続される。入力信号はこの第2のキャパシタC1を介して入力される。第1のスパイラルインダクタL1と第2のキャパシタL2との接続点は、第2のスパイラルインダクタL2を介して接地に接続される。FET10のゲート端子と接地との間には第1のキャパシタC5が接続されており、この第1のキャパシタC5と第1のスパイラルインダクタL1とから形成される整合回路によって、線路とのインピーダンス整合が図られる。第2のスパイラルインダクタL2のインダクタンス値をインピーダンス整合とは無関係に大きくできるので、第2のスパイラルインダクタL2における損失が低減され、増幅回路の雑音特性が向上される。

Claim (excerpt)：

能動素子と、該能動素子の入力端子に一端が接続された第1のインダクタと、該能動素子の入力端子と接地との間に接続されている第1のキャパシタと、前記第1のインダクタの他端と被増幅信号たる入力信号を入力する入力端子との間に接続されている第2のキャパシタと、前記第1のインダクタの他端と接地との間に接続された第2のインダクタと、を含むことを特徴とする増幅回路。

IPC (3)：

H03F 3/193 ,  H03F 1/56 ,  H03H 7/38

FI (3)：

H03F 3/193 ,  H03F 1/56 ,  H03H 7/38 C