Pat
J-GLOBAL ID：200903058390616574
半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
吉田 研二 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993090220
Publication number (International publication number)：1994302818
Application date： Apr. 16, 1993
Publication date： Oct. 28, 1994
Summary：
【要約】【目的】 縦型超薄膜トランジスタにおいて、短チャネル効果の影響を排除し、良好なトランジスタのスイッチング特性が得られる半導体装置を提供する。【構成】 基板10の上部には突出部20が形成されており、この突出部20の両側には、ドレイン領域22、ソース領域24が形成されて、このドレイン領域22、ソース領域24に挟まれた領域にチャネル領域26が形成されている。また、基板10および突出部20の表面はすべてSiO2 で形成される酸化膜30によって覆われており、チャネル領域26の表面にはゲート電極32が形成されている。また、突出部20の下部には基板10の一部である素子分離部28が形成されており、この素子分離部28がp+ 型の領域となっている。このため、チャネル領域26の下方部の電位がそれより下方の空乏層を介したドレイン電界の影響で他のチャネル部分に比べ高くなることがないので、他のチャネル部に先駆けてオンセットされることがない。
Claim (excerpt)：
半導体基板上に素子領域を突出形成し、ここにソース領域と、ドレイン領域と、該ソース領域及びドレイン領域間にチャネル領域と、を設け、そのチャネル領域に絶縁体膜を介して電界を印加するゲート電極を設けた電界トランジスタを有する半導体装置であって、前記チャネル領域の下方部は、その上部に比べ不純物濃度が濃いことを特徴とする半導体装置。
FI (2)：
H01L 29/78 301 H
, H01L 29/78 301 V
