Pat

J-GLOBAL ID：200903058400150900

半導体装置、半導体装置の製造方法および半導体製造装置

Inventor： 青山 知憲 ,  江口 和弘 ,  出羽 光明
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：2001157483
Publication number (International publication number)：2002353162
Application date： May. 25, 2001
Publication date： Dec. 06, 2002
Summary：

【要約】【課題】インキュベーションタイムのないRu膜の成膜方法を実現すること。【解決手段】下部キャパシタ電極としてのRu膜13をRu原料と活性酸素を用いたCVD法により形成する。

Claim (excerpt)：

半導体基板と、前記半導体基板上に形成され、ルテニウムおよびその酸化物の少なくとも一方の電極材料からなり、かつ表面の平均荒さが2nm以下の電極とを具備してなることを特徴とする半導体装置。

IPC (7)：

H01L 21/28 301 ,  C23C 16/18 ,  H01L 21/285 ,  H01L 21/336 ,  H01L 21/8242 ,  H01L 27/108 ,  H01L 29/78

FI (8)：

H01L 21/28 301 R ,  C23C 16/18 ,  H01L 21/285 C ,  H01L 27/10 621 C ,  H01L 27/10 621 B ,  H01L 27/10 651 ,  H01L 29/78 301 G ,  H01L 29/78 301 P

F-Term (36)：

4K030AA11 ,  4K030AA14 ,  4K030BA01 ,  4K030CA04 ,  4K030EA01 ,  4K030FA10 ,  4K030LA15 ,  4M104BB04 ,  4M104CC01 ,  4M104CC05 ,  4M104DD44 ,  4M104DD45 ,  4M104DD48 ,  4M104GG09 ,  4M104GG16 ,  5F083AD24 ,  5F083AD48 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083MA06 ,  5F083MA17 ,  5F083NA01 ,  5F083NA08 ,  5F140AA00 ,  5F140BF01 ,  5F140BF05 ,  5F140BG28 ,  5F140BG36 ,  5F140BJ27 ,  5F140CE05