Pat

J-GLOBAL ID：200903058432564235

半導体装置およびその製造方法

Inventor： 伊藤 豊
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993180173
Publication number (International publication number)：1995038103
Application date： Jul. 21, 1993
Publication date： Feb. 07, 1995
Summary：

【要約】【目的】 ポリサイドゲート構造において多結晶Si膜の膜厚を薄くしたりシリサイド膜の膜厚を厚くしたときのゲート絶縁膜耐圧の低下を防止する。【構成】 ゲート絶縁膜3上に形成された多結晶Si膜4と、前記多結晶Si膜4上に形成され、酸素を膜全体中で10atm%以上含有する膜厚8nm以上のSIPOS膜5と、SIPOS膜5上に形成された金属シリサイド膜6とを有し、多結晶Si膜4、SIPOS膜5及び金属シリサイド膜6の積層ゲート電極構造を有することを特徴とする半導体装置である。

Claim (excerpt)：

ゲート絶縁膜上に形成された多結晶Si膜と、前記多結晶Si膜上に形成され、酸素を膜全体中で10atm%以上含有する膜厚8nm以上のSIPOS膜と、前記SIPOS膜上に形成された金属シリサイド膜とを有し、前記多結晶Si膜、前記SIPOS膜及び前記金属シリサイド膜の積層ゲート電極構造を有することを特徴とする半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 21/28 301